请选择 进入手机版 | 继续访问电脑版

NAND Flash 和 NOR Flash原理和差异对比

[复制链接]
西小妹谈娱 发表于 2021-1-1 09:58:45 | 显示全部楼层 |阅读模式 打印 上一主题 下一主题
        非易失性存储元件有许多种,如EPROM、EEPROM、NOR FLASH和NAND FLASH,前两者已经根本被淘汰了,因此我仅关注后两者,本文对FLASH的根本存储单位布局、写利用、擦除利用和读利用的技能进行了简朴先容,对了NOR和NAND由存储布局决定的特性和应用场所的差别,对后续的硬件设计和驱动编程起到铺垫作用。
1 FLASH根本存储单位---浮栅场效应管
  NOR FLASH和NAND FLASH都是使用浮栅场效应管(Floating Gate FET)作为根本存储单位来存储数据的,浮栅场效应管共有4个端电极,分别是为源极(Source)、漏极(Drain)、控制栅极(Control Gate)和浮置栅极(Floating Gate),前3个端电极的作用于平常MOSFET是一样的,区别仅在于浮栅,FLASH就是利用浮栅是否存储电荷来表征数字0’和‘1’的,当向浮栅注入电荷后,D和S之间存在导电沟道,从D极读到‘0’;当浮栅中没有电荷时,D和S间没有导电沟道,从D极读到‘1’,原理示意图见图1.1[1],图1.2是一个实际浮栅场效应管的剖面图。
注:SLC可以简朴认为是利用浮栅是否存储电荷来表征数字0’和‘1’的,MLC则是要利用浮栅中电荷的多少来表征‘00’,‘01’,‘10’和‘11’的,TLC与MLC相同。

 

2 FLASH根本存储单位的利用---写/擦除/读
  FLASH中,常用的向浮栅注入电荷的技能有两种---热电子注入(hot electron injection)和F-N隧道效应(Fowler Nordheim tunneling);从浮栅中挪走电荷的技能通常使用F-N隧道效应(Fowler Nordheim tunneling),根本原理见图2[2]。
  写利用就是向浮栅注入电荷的过程,NOR FLASH通过热电子注入方式向浮栅注入电荷(这种方法的电荷注入效率较低,因此NOR FLASH的写速率较低),NAND FLASH则通过F-N隧道效应向浮栅注入电荷。FLASH在写利用之前,必须先将原来的数据擦除(即将浮栅中的电荷挪走),也即FLASH擦除后读出的都是‘1’。
  擦除利用就是从浮栅中挪走电荷的过程,NOR FLASH和NAND FLASH都是通过F-N隧道效应将浮栅中的电荷挪走的。
  读出利用时,控制栅极上施加的电压很小,不会改变浮栅中的电荷量,即读出利用不会改变FLASH中原有的数据,也即浮栅有电荷时,D和S间存在导电沟道,从D极读到‘0’;当浮栅中没有电荷时,D和S间没有导电沟道,从D极读到‘1’。

3 NOR FLASH 和NAND FLASH的布局和特性
3.1 NOR FLASH的布局和特性
  NOR FLASH的布局原理图见图3.1,可见每个Bit Line下的根本存储单位是并联的,当某个Word Line被选中后,就可以实现对该Word的读取,也就是可以实现位读取(即Random Access),且具有较高的读取速率,图3.1是一个3*8bit的NOR FLASH的原理布局图,图3.2是沿Bit Line切面的剖面图,展示了NOR FLASH的硅切面示意图,这种并联布局决定了NOR FLASH的许多特性。
           
        
 
(1)根本存储单位的并联布局决定了金属导线占用很大的面积,因此NOR FLASH的存储密度较低,无法适用于需要大容量存储的应用场所,即适用于code-storage,不适用于data-storage,见图3.3[3]。
(2)根本存储单位的并联布局决定了NOR FLASH具有存储单位可独立寻址且读取效率高的特性,因此适用于code-storage,且步伐可以直接在NOR 中运行(即具有RAM的特性)。
(3)NOR FLASH写入采取了热电子注入方式,效率较低,因此NOR写入速率较低,不适用于频仍擦除/写入场所。

  最厥后个小贴士:NOR  FLASH的中的N是NOT,寄义是Floating Gate中有电荷时,读出‘0’,无电荷时读出‘1’,是一种‘非’的逻辑;OR的寄义是同一个Bit Line下的各个根本存储单位是并联的,是一种‘或’的逻辑,这就是NOR 的由来。 
3.2 NAND FLASH的布局和特性
  NAND FLASH的布局原理图见图3.4,可见每个Bit Line下的根本存储单位是串联的,NAND读取数据的单位是Page,当需要读取某个Page时,FLASH 控制器就不在这个Page的Word Line施加电压,而对其他所有Page的Word Line施加电压(电压值不能改变Floating Gate中电荷数量),让这些Page的所有根本存储单位的D和S导通,而我们要读取的Page的根本存储单位的D和S的导通/关断状态则取决于Floating Gate是否有电荷,有电荷时,Bit Line读出‘0’,无电荷Bit Line读出‘1’,实现了Page数据的读出,可见NAND无法实现位读取(即Random Access),步伐代码也就无法在NAND上运行。
  图3.4是一个8*8bit的NAND FLASH的原理布局图,图3.5是沿Bit Line切面的剖面图,展示了NAND FLASH的硅切面示意图,NAND FLASH的串联布局决定了其许多特点.


(1)根本存储单位的串联布局淘汰了金属导线占用的面积,Die的利用率很高,因此NAND FLASH存储密度高,适用于需要大容量存储的应用场所,即适用于data-storage,见图3.3[3]。
(2)根本存储单位的串联布局决定了NAND FLASH无法进行位读取,也就无法实现存储单位的独立寻址,因此步伐不可以直接在NAND 中运行,因此NAND是以Page为读取单位和写入单位,以Block为擦除单位,见图3.6。
(3)NAND FLASH写入采取F-N隧道效应方式,效率较高,因此NAND擦除/写入速率很高,适用于频仍擦除/写入场所。同时NAND是以Page为单位进行读取的,因此读取速率也不算低(稍低于NOR)。
最厥后个小贴士:NAND FLASH的中的N是NOT,寄义是Floating Gate中有电荷时,读出‘0’,无电荷时读出‘1’,是一种‘非’的逻辑;AND的寄义是同一个Bit Line下的各个根本存储单位是串联的,是一种‘与’的逻辑,这就是NAND 的由来。

3.3 NOR 和NAND的比对
       通过3.1和3.2节对NOR和NAND布局和特点的剖析,我们可以得出图3.7[5]和图3.8[5]中的结论,更详细的比对请见参考文献[3]


4 FLASH根本存储单位的可靠性问题
 FLASH的可靠性问题已经超出了本文需要教学内容的范畴,如有兴趣,请见参考文献[7]
参考文献
[1]  Introduction to Flash Memory   ROBERTO BEZ, EMILIO CAMERLENGHI, ALBERTO MODELLI, AND ANGELO VISCONTI
[2]  FLASH MEMORY TECHNOLOGY
[3]  Two Flash Technologies Compared: NOR vs NAND  Written by: Arie Tal
[4]  http://www.360doc.com/content/06/1120/10/12646_266138.shtml
[5]  NAND vs. NOR Flash Memory Technology Overview  TOSHIBA
[6]  Flash Memory Cells—An Overview
[7]  Reliability issues of flash memory cells
转载地点:转载地点:https://blog.csdn.net/vincentxj2008/article/details/80562230

来源:https://blog.csdn.net/xzengwei1313/article/details/85989260
免责声明:如果侵犯了您的权益,请联系站长,我们会及时删除侵权内容,谢谢合作!
回复

使用道具 举报

您需要登录后才可以回帖 登录 | 立即注册

本版积分规则

发布主题

专注素材教程免费分享
全国免费热线电话

18768367769

周一至周日9:00-23:00

反馈建议

27428564@qq.com 在线QQ咨询

扫描二维码关注我们

Powered by Discuz! X3.4© 2001-2013 Comsenz Inc.( 蜀ICP备2021001884号-1 )