请选择 进入手机版 | 继续访问电脑版

Verilog实现堆栈

[复制链接]
谢世民 发表于 2021-1-1 18:32:08 | 显示全部楼层 |阅读模式 打印 上一主题 下一主题
前言

根据网上资料,对栈的根本概念和相关操作举行扼要先容,使用Verilog设计了一个简朴的栈,并举行仿真验证。
本文仅是为了让初次打仗堆栈的同学对栈有开端的概念,以及对栈的Verilog实现和验证方式有所相识。
 


栈是一种底子的数据布局,只从一端读写数据。根本特点就”后进先出“,比方顺序入栈1,2,3,4,5,再顺序出栈是5,4,3,2,1
栈的根本操作

栈的根本操作有如下几种:


  • 检测栈是否为空
  • 返回栈存储数据的数量
  • 返回栈顶数据/返回栈顶数据并将其弹出
  • 将数据压入栈
  • 清空栈
相关设计和仿真TB如下图



 
 
 
 

来源:https://blog.csdn.net/qq_22168673/article/details/112004761
免责声明:如果侵犯了您的权益,请联系站长,我们会及时删除侵权内容,谢谢合作!
回复

使用道具 举报

您需要登录后才可以回帖 登录 | 立即注册

本版积分规则

发布主题

专注素材教程免费分享
全国免费热线电话

18768367769

周一至周日9:00-23:00

反馈建议

27428564@qq.com 在线QQ咨询

扫描二维码关注我们

Powered by Discuz! X3.4© 2001-2013 Comsenz Inc.( 蜀ICP备2021001884号-1 )